Casa > Notícies > Contingut

Estudi de la metodologia de LVS per a l'elaboració de la verificació física

Jan 25, 2018

La verificació física és l'últim enllaç en el disseny d'IC, i és la interfície entre el disseny del circuit i el disseny del procés. Per tant, és especialment important per als dissenyadors que verifiquin els errors en el disseny, i el sistema de verificació de distribució que Cadence té subministrat té Dracula Diva. Diva està integrada en el marc principal de Cadence, i és més convenient d'usar, però la funció és lleugerament inferior a la de Dràcula. El sistema de verificació de disseny de Dràcula independent, pot ser DRC (Comprovació de normes de De-sign), ERC (Comprovació de normes electròniques), LVS (Disseny versus esquema), LPE (Exemple de paràmetre de disseny) i una sèrie de treballs de verificació, el seu funcionament velocitat, potent funció, pot verificar i extreure un circuit més gran.


1 procés i principi de treball de LVS

(1) La taula de xarxa compilada amb LOGLVS primer necessita utilitzar LOGLVS per convertir la taula de xarxa de l'esquema en una taula de nivell de nivell de transistors. L OGLVS es pot convertir en una varietat de formats, com ara Verilog, EDIF, TEGAS5, SICE, etc. Com que les primeres tres taules lògiques de xarxa no contenen descripcions de nivell de transistors de les unitats lògiques bàsiques, és necessari proporcionar un fitxer de descripció del circuit de nivell de transistor CDL d'unitats lògiques bàsiques per generar tota la lògica.

La taula de nivell de nivell de transistors LVSLOGIC. DAT del circuit. En el procés de conversió, L OGLVS compila el fitxer lògic nettable, amplia el mòdul i integra la descripció del nivell de transistors de la unitat lògica bàsica amb la taula de la xarxa lògica. Per a la taula de nivell de nivell de transistor SPICE, el procés de conversió és relativament senzill.

1.png

(2) Creació i compilació d'un fitxer normal (Arxiu de regles)

Un fitxer de regla és un fitxer de text que conté les ordres de Dracula creades pels usuaris. Aquests comandaments especifiquen l'operació de verificació utilitzada en el disseny, de manera que la compilació de fitxers regulars és molt important. El fitxer de regles es compon bàsicament de tres parts, com ara el bloc de descripció Bloc de descripció, el bloc de definició de la capa, el bloc de la capa d'entrada, el bloc de comandaments de l'operació i el bloc d'ions operatius, etc.


① Bloc de descripció

Aquesta part defineix quina plataforma treballa el Dràcula i conté informació sobre el circuit que es verificarà, com ara el mode d'execució, el nom del mòdul del circuit, el nom i el format del fitxer d'entrada / sortida, etc. Quan es valida LVS, l'ordre SCHEMATIC és imprescindible i s'utilitza per especificar el fitxer de taula de nivell de transistors LVSLOGIC. DAT generat per la conversió LOGLVS. El següent és un exemple d'un bloc de descripció:


* DESCRI PCI

PRIMARY = TOP; per verificar el nom del mòdul

PROGRAM-DIR = ; Verificació de la ruta de l'eina

SISTEMA = GDS2; Format de dades de format

INDI SK = superior. gds; Fitxer de dades de disseny

RESOLUCIÓ = 0. 01MIC; Resolució de disseny

PRINTFILE = 1vs; Definiu el nom del fitxer imprès

MODE = EXEC NO; Definició del mode d'operació

SCHEMATIC = L VSLOGIC; Taules de xarxes de circuits generades per LOGLVS

TEXT-PRI-ONLY = SÍ; Utilitzeu l'etiqueta del descobriment de la capa superior com a nom del node

*FINAL


② Bloc de capa d'entrada

Aquesta part s'utilitza per vincular el nombre o el nom del disseny amb el nom de la capa de Dracula, i al mateix temps, estipula una altra informació sobre Dracula requerida per la capa. Quan utilitzem aquestes capes en el bloc d'ordres d'operació, podem utilitzar el nom de la capa. El següent és un exemple del bloc de definició de la capa i la definició específica de la capa descrita al bloc es mostra a la figura 2.


* INPUT -LAYER

NW = 1; Definició de N bé

PN = 2; Definició de la regió activa

POLY = 3 TEXT3 PARTICIPAR POLY; Capa de silicona policristalina

MET = 4 TEXT4 PARTICIPAR MET; Defineix la capa de metall

NPLU = 5; Definiu N +

PPLU = 6; Defineix P +

CONT = 8; Definició de forats de contacte

SUBSTR ATE = SUB 100; Defineix el substrat

CONNECT -LAY = PSUB NSUB NWELL PDIFF NDIFF POLYMET; Defineix la capa de contacte i la prioritat (de baix a alt)

*FINAL


③ Bloc d'operacions

Aquesta part es basa principalment en el funcionament lògic de la capa definida, com AND, OR, NOR i així successivament per identificar els dispositius. A més, definim l'operació per executar i marcar els errors que apareixen, que han d'incloure la comanda LVSCHK, que especifica a Dràcula per realitzar l'operació de verificació LVS, en comptes d'altres operacions com LPE.


En aquest bloc s'utilitza un comandament "ELEMENT MOS" per definir una porta d'alumini o un dispositiu MOS de porta de silici. El format de comanda és: ELEMENT MOS

2.png

* OPERACIÓ

NO SUB NW NW PSUB

NO PPLU NPLU PPLUS

I PN PPLUS PPN

SELECCIONAR NW CUT RESI NWRES

I POLY PPN PGATE

NO PP N PGATE PDIFF

DIMENSIÓ NOVA PER 3. 5 NSUB

ELEMENT MOS [P] PGATE POLY PDIFF NSUB

LVSCHK [SFR] PRINTLINE = 3000 WEFFECT = 0

WPERCENT = 0 LPERCENT = 0 RESVAL = 5 CAPVAL

= 5; Comanda de verificació LVS

*FINAL


A més, NMOS, resistències, condensadors i altres dispositius amb definicions de PMOS en aquest exemple són similars a la.

Després de crear el fitxer de regla, es pot compilar amb l'eina de preprocessament PDRACULA. Primer, comproveu les regles de gramàtica del document, a la part posterior dels fitxers de regla i deseu els resultats del fitxer executable jxrun. com o jxsub. Com, el tipus]} la yer-a layer- B {[LA yer-c {layer-d} Type, que solia indicar el tipus de dispositius MOS, com CMOS en el tipus de diapositiva superior [P] per a [N ], tipus de tub de gota. Capa-A és la capa del dispositiu. Per al tub MOS de la porta de silici, la capa del canal sol definir-se per la superposició del polisilici i la capa de difusió. La yer -b és una capa de contacte de la porta de plom, al tub de MOS de porta de silici, que és polisilicon. Capa de contacte de capa / font de drenatge a la porta de silici MOS, la definició de la capa es pot eliminar a la capa de difusió de l'operació de la regió del canal. La yer-d s'utilitza per definir la capa de contacte del substrat. Els següents exemples de com operar la capa per identificar el tub PMOS es mostren, com es mostra a la Figura 3, tal com es mostra en el disseny PMOS.

3.png


El fitxer executable conté la comanda per enviar la tasca de Dracula.

Les biblioteques utilitzades durant l'operació de validació s'han de trobar al directori d'execució actual o per la ruta especificada al directori d'execució. Si la biblioteca no està ubicada al directori d'execució actual, Pdracula crea un enllaç de la biblioteca al directori d'execució i s'afegeix al fitxer executable.


(3) Executa LVS

Executeu el fitxer executable per a la validació LVS.

En el procés d'operació de LVS, primer convertim les dades del diagrama de circuits i el disseny en un model de circuit fàcil de comparació i seguiu els dos models de circuits amb els nodes d'entrada i sortida com a nodes inicials. El dissenyador pot proporcionar el punt inicial del node corresponent inicial com a punt de partida de l'operació de seguiment LVS. Quan els nodes d'un disseny són exactament iguals als dels nodes que conformen l'esquema, s'utilitzen com a parell de parells de nodes corresponents inicials. Un node qualificat pot ser un node de potència, un node de terra, un node d'entrada / sortida de nivell superior o un node intern (depenent del format de la taula de xarxa del diagrama esquemàtic). LVS selecciona tots els nodes de poder, nodes terrestres, nodes de rellotge i almenys un altre tipus de node com el conjunt mínim de nodes corresponents inicials. Com que el programa utilitza aquests nodes corresponents inicials per a les operacions de seguiment, es proporcionen més nodes corresponents inicials, més eficient és el seguiment. No obstant això, LVS no comprova si el parell de nodes corresponent inicialment coincideix realment. Si el parell inicial del node corresponent té errors, s'utilitza com a referent i es transmetrà l'operació de seguiment. Atès que afegir etiquetes de forma manual a la base de dades de disseny és més propens a errors, és necessari proporcionar el nombre mínim de parells de nodes inicials corresponents que són suficients per a una inspecció eficaç. Per tant, s'ha de fer servir tots els pins com a node inicial que correspon a, a més, també inclou el node de senyal, i molts nodes connectats amb mòduls importants o el node del circuit altament paral·lel (com ara el bus), és més important assegurar-se que la mateixa etiqueta de noms en el territori de cada node i el diagrama de principi lògic corresponent a aquest podeu determinar el node inicial per corregir. Si Dracula no troba el node corresponent inicial, trobareu la funció de concordança automàtica per al seguiment. Dràcula utilitza el mètode heurístic per començar des del parell inicial del node corresponent, i seguiment progressiu de la taula de xarxa de disseny expandit i la taula gràfica del principi gràfic. El primer és el circuit d'E / S i, a continuació, s'encarrega de les rutes que requereixin el menor marxa enrere. Al principi, LVS pensava que tots els parells de nodes corresponents eren compatibles. Quan l'element coincident es va trobar entre el disseny i el diagrama esquemàtic, i la condició de coincidència era única, va reconèixer l'objecte com a node o mòdul coincident. Quan tots els nodes i mòduls coincideixen o es troben tots els punts de desambiguació (el punt de diferència, el punt de discrepància), el LVS és deixar de seguir. És a dir, és incorrecte decidir el posicionament del punt de bifurcació i el punt clau per explicar l'error, però no la unitat o mòdul coincident, a causa d'un punt de bifurcació pot fer que el node o el mòdul no coincideixi amb una sèrie d'instruccions per al El punt de bifurcació de LVS i el mòdul del node informen amb un punt de bifurcació específic relacionat o no. Amb ell, per tant, no coincideix amb el nombre de nodes o el mòdul pot ser diferent del nombre de punt de bifurcació.



(4) Sortida de l'informe d'error

Després de la comparació de LVS, Dracula crea un fitxer d'informe que conté tota la informació de diferència. L'informe conté el node corresponent d'informació, esquemes i disposició de cada número de dispositiu coincident i no coincident, llista d'informació de diferències (inclòs el nom del node i la informació relacionada, i el dispositiu) i el diagrama de circuits i el disseny entre si, no hi ha correspondència entre el nom de la llista de dispositius.


Segons les indicacions de l'informe d'error, els passos per modificar el disseny són:


(a) Feu que el disseny i el pin d'entrada / sortida del circuit apareguin un per un.

(b) Per garantir que la quantitat de dispositius sigui coherent amb el disseny del diagrama de circuits, és molt important trobar la ubicació dels punts de bifurcació i fer els canvis adequats d'acord amb la informació de diferències de l'informe.

(c) Actualitzeu GDS II, compileu els fitxers de normes i verifiqueu LVS;

(d) Repetiu (b) i (c) l'operació fins que el disseny sigui exactament el mateix que el diagrama de circuits.


A continuació es mostra una llista d'error de diferència d'informació en l'exemple d'informe, la llista del diagrama de principi de circuit de la informació, el dret de la informació de disseny, es van incloure dos punts de diferència, la informació sobre la primera informació de diferència per als nodes de seguiment no coincideix els de la segona informació de diferències per al seguiment del resultat del node 8, d'acord amb la informació, dibuixen el diagrama de connexió i el disseny tal com es mostra a la Figura 4, a través de l'anàlisi de les dues dades diferents que descriuen el mateix error, només segueixen des de diferents nodes, el seu propòsit és ajudar els dissenyadors a trobar fàcilment l'error clau, de manera que en l'anàlisi dels errors es nota que el node no figura a l'informe són errònies, però aquests nodes estan associats a una bifurcació específica, el dissenyador a través de l'anàlisi de la informació del node rellevant no serà difícil trobar un punt de bifurcació.

4.png

5.png

En el procés de disseny de IC, utilitzant eines de verificació LVS Dracula, es pot completar de manera ràpida i precisa la verificació de consistència del disseny i el diagrama principal de l'eina es pot separar en dues representacions diferents de qualsevol disseny i fer un informe clar per a una anàlisi, completar dels canvis de disseny en els bons dissenyadors, es redueix el procés de disseny que es repeteix i, per tant, redueix significativament el cost del disseny, millora la fiabilitat del disseny.