Casa > Notícies > Contingut

Algunes experiències de compressió de dominis

Jan 15, 2018

1. La distribució racional de l'espai a través de la situació general

L'AX5318 és un xip de la calculadora CMOS, que inclou quatre operacions, l'operació d'emmagatzematge d'arrel, la visualització de desbordament, l'apagat automàtic, pot utilitzar bateries de 1.5V i accedir directament a la pantalla LCD. El client necessita ser comprimit sobre la base del producte original AX5315, ja que AX5315 utilitza una font d'alimentació de 3V, per la qual cosa és necessari augmentar el circuit de doblatge de tensió en l'AX5315 original. Basant-se en l'anàlisi de disseny original AX5315, es pot veure un diagrama de blocs aleatoris aleatoris de la posició original A al mapa a l'extrem superior dret, però els senyals d'entrada i sortida es troben a la cantonada superior esquerra del mapa i la mida del domini per a aquest bloc lògic aleatori A, donar forma i augmentar el circuit de doblatge de tensió és molt similar; al mateix temps, el mapa original sota la direcció de la connexió és més complex, més clar sobre la direcció de la connexió, de manera que es pot considerar com el disseny de la Figura 1, la lògica original del bloc aleatori A mogut amb una forma similar circuit de doble; i el bloc de lògica aleatòria Un processament de configuració a una banda prima, al territori per buidar el comprimit. Això fa que la connexió del gràfic original sigui més raonable, i fa ús de l'espai amb eficàcia. Segons aquest esquema, l'àrea del disseny es redueix en un 12,1%, i l'objectiu és el 8% del requeriment original.

1.png

2. primer trobeu la línia elèctrica i el cable mòlt i després comprimiu

En termes generals, el treball de comprimir el disseny és fet per diverses persones. Després de determinar el pla de disseny, tot el disseny es divideix en diverses parts i la part final s'agrega. Si la línia elèctrica i el cable terra no es troben per avançat, totes les connexions es tracten de manera igual, i el rendiment del xip es veurà afectat. En primer lloc, perquè el corrent que flueix a través de la línia d'alimentació i el cable de terra és gran, hauria de ser toscament dibuixat que la línia de senyal general. En segon lloc, la línia de senyal general pot ser connectada per POLY, mentre que la línia elèctrica i el cable mòlt només es poden connectar mitjançant metall, i no es permet la connexió POLY. Si els canvis es fan al resum, és molt difícil utilitzar menys espai. Per tant, abans de la compressió, primer hem de confirmar la línia d'alimentació i la línia de terra, i no tindrem més desviaments, i aconseguir el doble del resultat amb la meitat de l'esforç.


3. Les normes d'inspecció de la República Democràtica de Corea han de ser escrits amb cura

La regla de la RDC és una regla que s'utilitza per comprovar si el disseny de les dades del disseny compleix els requisits del procés. Per escriure les normes de la República Democràtica del Congo no només cal complir els requisits tecnològics, sinó també tenir en compte els errors que es poden fer en el procés de dibuix. Una bona regla de la República Democràtica de Corea pot revisar tot tipus d'errors ocults en el disseny del mapa editorial i fer que el disseny del disseny sigui fiable i fiable. Cal assenyalar les normes de la RDC.


1) aclareix el significat exacte de cada ordre en el fitxer de regla DRC, especialment per a diferents eines, el mateix ordre pot ser diferent i el nombre també pot ser diferent. Per exemple, a DRACULAR, hem de comprovar l'espaiat entre les capes POLY a l'EXT. Només necessitem un comandament EXT, com ara la Fórmula 1, mentre que a DIVA, necessitem comandaments SEP i NOTCH per aconseguir el mateix propòsit, com ara la fórmula (2).

2.png

En el formulari (2), SEP s'utilitza per comprovar l'espaiat tal com es mostra a la Figura 2, i NOTCH s'utilitza per comprovar l'espaiat tal com es mostra a la Figura 3. Per a la Figura 4, és possible comprovar l'espaiat entre diferents capes de gràfics ( POLY i METAL) amb només un comandament SEP. Si no comptes acuradament l'ús correcte de cada comanda, és fàcil cometre errors i generar les greus conseqüències de l'error del disseny. En comparació amb les dues eines de DRACULAR i DIVA, l'ordre DRACULA té una àmplia gamma de comandaments, i els comandaments s'escriuen de manera simple i universal. Es recomana utilitzar-lo com l'eina preferida per escriure les regles de la RDC.

3.png

4.png

2) Les normes per complir els requisits del procés han de ser acuradament escrites, i s'han de considerar alguns errors que es poden fer fàcilment en el disseny del disseny, com ara (tot això en forma de DIVA).

5.png


En poques paraules, no és fàcil escriure un bon fitxer DRC. Ha d'estar molt familiaritzat amb el procés i l'acumulació d'experiència.


4. Examen LVL

Com que la compressió del disseny augmenta el circuit de doble voltaje, no es pot simplement comprovar el disseny d'AX5315 amb LVL. Al mateix temps, perquè el xip conté una àrea de ROM, no pot dibuixar esquemes i fer inspeccions de LVS, de manera que el problema de verificació de AX5318 és més difícil. Després de repetides discussions de diversos mètodes, finalment, utilitzant el següent mètode, en primer lloc, afegir una distribució de circuit de doble voltaje de l'examen LVS, per garantir el correcte; llavors no hi ha dades al domini AX5315 i, a continuació, definiu una nova capa de connexió i el forat de connexió, el circuit de duplicació de tensió d'entrada i sortida connectat al lloc correcte en AX5315. Això proporciona el disseny de referència per al control LVL. Com que el disseny original d'AX5315 és correcte i el circuit de doble voltaje ha estat verificat, el control LVS és correcte, de manera que si l'error només és possible en un circuit de tensió múltiple, el port de sortida d'entrada a la línia, la taxa d'error s'ha reduït considerablement; al mateix temps, prendre diferents dades manejades per diferents persones a la probabilitat que aquests dissenyadors diferents facin que el mateix error sigui menor. El mètode de realització de concret d'aquest tipus de idea de verificació és el següent:


Defineix la nova capa:

LVL-CUT

La capa de tall utilitzada per a la inspecció LVL, utilitzada per tallar les dades que no són necessaris

LVL -ROUT

La capa de connexió utilitzada per a la inspecció LVL, utilitzada per a la connexió de la interfície

LVL -CON

LVL comprova la capa de porus per a la connexió entre la capa LVL-ROUT i les dades AX5315, i defineix les tres capes de la connexió (format DRACULAR) al fitxer de regles LVL:

6.png

7.png

A través de la connexió LVL-CON LVL-ROUT i la capa METAL, POLY, NDIFF i PDIFF es reflecteix en el disseny, tal com es mostra a la Figura 5

8.png