Casa > Notícies > Contingut

Coincidència de transistors CMOS

Jan 17, 2018

La concordança de transistors té una alta freqüència d'aplicació en circuits analògics, com alguns circuits de parells diferencials, que depenen principalment de la connexió de la porta a la tensió d'origen. Al mateix temps, és com un mirall actual, que depèn principalment de la coincidència del corrent de fuita. El disseny de maquetatge normalment igualat pot reduir la desviació de tensió a + 5mv, fent que el corrent de fuita tingui un error d'1%.

(1) Una figura en forma de dit amb la mateixa longitud.

La concordança de transistors amb diferents longituds i amplades és molt pobre. Fins i tot la concordança de transistors ha de requerir la mateixa longitud del canal. No intenteu que coincideixi amb transistors de diferents longituds i amplades. En la figura 2 (a) (b) es mostra una instància del disseny.

2.jpg

(2) Tots els transistors han de tenir la mateixa adreça i prop d'un altre. Això pot reduir efectivament la influència del circuit analògic a causa de la funció de l'error del procés. En la figura 3 (a) (b) es mostra una instància del disseny.

3.jpg

(3) Les regles de disseny que utilitzen el mateix centre de gravetat.

El transistor de coincidència amb una precisió mitjana o superior requereix el mateix disseny de centre de gravetat, generalment dividint transistors grans en transistors de dits uniformes, i posant-los en una matriu travessada. Per exemple, en el circuit amplificador amb el mateix parell diferencial, utilitzant el mètode de disseny del transistor i el centre de gravetat per obtenir el disseny del circuit analògic sensible, de manera que hi hagi una sortida precisa. L'exemple de disseny es mostra a la figura 4.

4.jpg

(4) La fabricació de dispositius ficticis al final del transistor de matriu pot assegurar la precisió de l'últim transistor.

(5) No utilitzeu una connexió metàl·lica en un transistor que s'hagi d'emparcar, de manera que es pugui evitar el soroll i els efectes d'acoblament, especialment alguns dispositius sensibles. L'exemple de disseny es mostra a la Figura 5.

5.jpg

(6) Els transistors que s'han de combinar estan molt allunyats dels dispositius que usen energia, transistors de commutació i transistors digitals, que reduiran l'efecte d'acoblament.

(7) Per connectar la porta d'un dit com el transistor, s'utilitza un cable i no s'utilitza polisilicon. En transistors CMOS amb un alt rendiment comparable i precisat, l'efecte dels cables de metall és molt millor que el de polisilicon. En la figura 6 (a) (b) es mostra una instància del disseny.

6.jpg

(8) L'ús de transistors CMOS és millor que el transistor PMOS, ja que el transistor NMOS té una millor flexibilitat.


1. Relació de resistència

Les següents regles són molt importants per fer coincidir la resistència. En general, l'error del procés de resistència es pot reduir fins al 3% a través d'ells.

(1) Segueix els tres principis de joc: la resistència s'ha de col·locar en la mateixa direcció, el mateix tipus de dispositiu, i molt a prop. Aquests principis són molt efectius per reduir l'impacte dels errors de procés en la funció del simulador.

(2) Utilitzeu el mateix tipus, el mateix ample, la resistència de longitud i la mateixa distància. En la figura 7 (a) (b) es mostra una instància del disseny.

7.png

(3) Per a la resistència d'alta precisió, es suggereix que l'amplada de la resistència sigui 5 vegades l'amplada mínima del procés, que pot reduir efectivament l'error del procés. L'exemple de disseny es mostra a la figura 8.

8.jpg

(4) Es posa una resistència fictícia als dos extrems de la resistència que cal combinar, per tal d'assegurar que l'amplada i la longitud de la resistència coincident es puguin assolir amb precisió. L'exemple de disseny es mostra a la Figura 9.

9.jpg

(5) Eviteu l'ús de resistències curtes, perquè la resistència curta es veu més fàcilment afectada pels errors del procés. Les resistències mitjanament equipades generalment han de tenir més de 5 resistències quadrades. La resistència exacta corresponent generalment és inferior a 50um.

(6) Utilitzeu la resistència a la combinació creuada. Si hi ha una gran resistència en la matriu, es suggereix que la resistència es col·loqui en una estructura de múltiples capes per formar una matriu bidimensional. L'exemple de disseny es mostra a la figura 10.

10.jpg


(7) La resistència a la unió està lluny de dispositius d'alta potència, transistors de commutació i transistors digitals per reduir l'efecte de l'error.

(8) No utilitzeu connexions metàl·liques sobre la resistència combinada, i eviteu l'efecte de l'acoblament i el soroll tant com sigui possible. L'exemple de disseny es mostra a la figura 11.

11.jpg

(9) Per a una resistència inferior a 20 ohms, la resistència s'obtindrà utilitzant la capa metàl·lica i s'obtindrà la resistència exacta.