Casa > Notícies > Contingut

Un nou mètode per a la comprovació Verif Icat Ion de circuits integrats

Jan 15, 2018

1. Eines LVS

LVS (Layout Versus Schematic) s'utilitza per confirmar la consistència del disseny i l'esquema. LVS compara la correcció del disseny i la connexió esquemàtica al nivell del transistor, i enumera les diferències en la forma de l'informe. Dracula genera dades de disseny d'un sistema gràfic. Dracula converteix el format de format GDS2 a la taula de disseny, i LOGLVS (The Dracula Netw o rk Compiler) transforma les taules de taules de nivell de transistors i de taules descrites per Schematic o CDL a la taula de xarxa LVS. A partir de l'entrada i sortida del circuit, es realitza una cerca progressiva per trobar una ruta de retorn més propera. Quan LVS troba un punt de coincidència, dóna un estat corresponent al dispositiu i al node coincidents; quan el LVS troba un punt no coincident, s'atura la recerca de la ruta. Després que LVS cerca totes les rutes, tots els dispositius i nodes reben un estat coincident. A través d'aquests Estats, es pot comptar la concordança del circuit i el disseny. El flux d'operació de LVS es mostra a la figura 1.

1.png

1.2 tipus d'estructura d'unitat

Els circuits extrets del disseny i el disseny original de la xarxa s'han de transformar en la mateixa estructura de taula neta i la mateixa unitat d'estructura està interconnectada i els dos són comparables. Per reduir la càrrega de treball de la comparació, alguns dels dispositius de baix nivell per al circuit de combinació de nivell de porta, que inclouen l'estructura del circuit de la unitat MOS: INV (inversor), NOR (dues entrades "o no"), NAND (dues entrades NAND gate , dues entrades (AOI) "i o no" OAI (dues), entrada "o NAND"), PUP (tracció paral·lela (font d'alimentació connectada)), PUPI (tracció paral·lela interior), SUP (Sèrie tracció (a l'alimentació) ), SUPI (tirada de la sèrie interna), PDW (desplegable paral·lel (sota terra)). PDWI (baixada interior), sèrie SDW (caiguda (sota terra), SDWI (interior), sèrie PMID (baixada), mitjà paral·lel (porta de transmissió paral·lela), SMID (sèrie central) (porta de transmissió sèrie)). El nombre d'aquestes estructures es pot veure a l'informe. Els incompatibilitats inclouen la suma dels dispositius de nivell de porta i de transistors. Els dispositius que no es poden muntar en unitats apareixen en la forma dels dispositius MOS d'una unitat estructural més bàsica.


1.3 tipus d'error LVS

Els tipus d'error de LVS generalment es divideixen en dos tipus: punts inconsistents i dispositius incompatibles. Les inconsistències es poden dividir en inconsistències de nodes i incoherències de dispositius. El desacord del node significa que hi ha un node en el disseny i el circuit, i els dos nodes són similars, però no exactament iguals. El desacord dels dispositius significa que hi ha un dispositiu en el disseny i el circuit, els dos dispositius són els mateixos, i els nodes connectats són molt similars, però no exactament iguals. Un dispositiu que no coincideix fa referència a alguns dels dispositius del diagrama esquemàtic que no estan en el disseny o en el disseny, però no en el diagrama esquemàtic. En concret, hi ha quinze tipus d'errors en LVS:

Hi ha quinze tipus d'errors en LVS:

1. No hi ha cap dispositiu al node coincident.

2. Els dispositius compatibles tenen nodes que no coincideixen.

3. els dispositius no coincideixen;

4. Els nodes coincidents tenen dispositius de disposició redundants.

5. Els nodes coincidents tenen dispositius de diagrama de circuits redundants.

6. Els nodes coincidents tenen un disseny incomparable i dispositius de diagrama de circuits.

7. altres dispositius de disseny no compatibles;

8. altres dispositius de diagrama de circuits no compatibles;

9. El tipus de dispositiu (tipus N i P, resistència a policristats o resistència a la difusió) no coincideix;

10. La mida del dispositiu (W o L) no coincideix.

11. Error de reversibilitat MOS;

12. La connexió del substrat no coincideix;

13. La connexió de potència del dispositiu no coincideix (la situació de la multi-font d'alimentació);

14. simplificar múltiples i connectar MOS a un únic MOS és un error (relacionat amb l'opció K de LVSCHK);

15. error al filtrar dispositius redundants (relacionats amb l'opció F de l'ordre a LVSCHK).


Un error LVS fa referència a un únic dispositiu, un únic node i una estructura composta (un subcircuit). Un subcircuit no coincident (diversos dispositius i nodes en un subcircuit) sol ser un dels quals no coincideix amb diversos nodes o dispositius, i no tots no coincideixen. Tots els dispositius i nodes associats a un desajust s'utilitzen com a nombre d'errors i cada un dels desajustos es mostra a l'arxiu de l'informe LVS. Els informes erronis són diferents de la comprensió habitual de les persones. Per exemple, dues línies de senyal es canvien a ubicacions. Segons el sentit comú, només es pot comptar com un error, però hi ha dos errors en l'informe LVS.