Casa > Exposició > Contingut

Sistema en un xip (SoCs) Comunicació intermodular

Mar 08, 2019

Els sistemes en xip comprenen moltes unitats d'execució. Aquestes unitats sovint han de enviar dades i instruccions d’anada i tornada. Per això, tots els SoC, excepte els més trivials, requereixen subsistemes de comunicació. Originalment, igual que amb altres tecnologies de la microcomputadora, es van utilitzar arquitectures de bus de dades, però recentment els dissenys basats en xarxes intercomunicades disperses conegudes com a xarxes en xip (NoC) han augmentat a la prominència i preveuen que superin les arquitectures de bus per al disseny de SoC en un futur pròxim .


Comunicació basada en bus

Històricament, un bus informàtic global compartit normalment connectava els diferents components, també anomenats "blocs" del sistema en xip. Un bus molt comú per a les comunicacions de sistema en xip és l'estàndard ARM (Microcontrolador de busos avançat de microcontrolador) lliure de drets (AMBA).


Els controladors d'accés de memòria directa emmarquen les dades directament entre interfícies externes i memòria SoC, evitant la CPU o la unitat de control, augmentant així el rendiment de les dades del sistema en xip. Això és similar a alguns controladors de dispositius de perifèrics de les arquitectures de PC de mòduls multi-xips basats en components.


Els autobusos d’ordinador són limitats en escalabilitat, donant suport només a desenes de nuclis (multicore) en un sol xip. El retard del cable no és escalable a causa de la miniaturització continuada, el rendiment del sistema no s'escala amb el nombre de nuclis connectats, la freqüència de funcionament del SoC ha de disminuir amb cada nucli addicional per poder ser sostenible i els cables llargs consumeixen grans quantitats d'energia elèctrica. Aquests desafiaments són prohibitius per donar suport a molts sistemes en xip.


Xarxa en xip

Article detallat: Xarxa en un xip

A finals dels anys 2010, s’ha produït una tendència de la implementació de subsistemes de comunicacions de sistemes en xip en termes d’una topologia similar a la xarxa en lloc de protocols basats en bus. Una tendència cap a més nuclis de processador a SoC ha provocat que l’eficiència de la comunicació en xip sigui un dels factors clau per determinar el rendiment i el cost del sistema. Això ha portat a l'aparició de xarxes d’interconnexió amb commutació de paquets basada en encaminadors anomenats "xarxes en xip" (NoCs) per superar els colls d’ampolla de xarxes basades en bus.


Les xarxes en xip tenen avantatges incloent l'enrutament específic per a destinacions i aplicacions, una major eficiència energètica i una possibilitat reduïda de contenció de l'autobús. Les arquitectures de xarxa en xip s'inspiren en protocols de xarxa com TCP i la suite de protocols d'Internet per a la comunicació en xip, tot i que normalment tenen menys capes de xarxa. Les arquitectures de xarxa de xarxa a xip òptimes són un àmbit continuat de gran interès en la investigació. Les arquitectures de NoC van des de topologies tradicionals de xarxes de computació distribuïdes com torus, hipercubs, malles i xarxes d’arbres fins a la planificació d’algoritmes genètics a algorismes aleatoris com ara passejos aleatoris amb ramificació i temps de vida aleatoritzat (TTL).


Molts investigadors de SoC consideren que les arquitectures de NoC són el futur del disseny del sistema en xip, ja que s'han demostrat que compleixen amb eficàcia les necessitats de potència i rendiment dels dissenys de SoC. Les arquitectures de NoC actuals són bidimensionals. El disseny 2D IC té opcions limitades de planificació de pisos a mesura que augmenten el nombre de nuclis de SoC, de manera que sorgeixen circuits integrats tridimensionals (3DICs), els dissenyadors de SoC volen construir xarxes tridimensionals en xip conegudes com 3DNoCs.