Casa > Exposició > Contingut

Conceptes microarquitectònics Augment de la velocitat d’execució

Mar 09, 2019

Complicar aquesta sèrie senzilla de passos és el fet que la jerarquia de memòria, que inclou l’emmagatzematge en memòria cau, la memòria principal i l’emmagatzematge no volàtil com a discs durs (on resideixen les instruccions del programa i les dades), sempre ha estat més lent que el processador. El pas (2) sovint introdueix un retard llarg (en termes de CPU) mentre les dades arriben al bus d’ordinador. S'han introduït nombroses investigacions en dissenys que eviten tant els retards com sigui possible. Al llarg dels anys, un objectiu central era executar més instruccions en paral·lel, augmentant així la velocitat efectiva d’execució d’un programa. Aquests esforços van introduir complexes estructures lògiques i de circuits. Inicialment, aquestes tècniques només es podien implementar en costosos mainframes o supercomputadors a causa de la quantitat de circuits necessaris per a aquestes tècniques. A mesura que la fabricació de semiconductors avançava, cada vegada més d'aquestes tècniques es podrien implementar en un sol xip de semiconductors. Vegeu la llei de Moore.