Casa > Exposició > Contingut

Capítol de principi d'interfície comuna de LCD

Oct 20, 2017

Les interfícies d'ús comú TFT-LCD, TTL (RGB), LVDS, EDP, MIPI, que en general diem, han estat el principi bàsic de la composició del senyal d'aquestes interfícies.

Un, TTL

1, Descripció general de la interfície TTL

TTL (transistor transistor lògica), que és la lògica del transistor transistor, el senyal de nivell TTL es genera mitjançant un dispositiu TTL. El dispositiu TTL és una mena de porta de circuit digital integrat, que es fabrica mitjançant procés bipolar. Té les característiques d'alta velocitat, baix consum d'energia i varietat.

La interfície TTL és una interfície de transmissió de dades paral·lela que, mitjançant la interfície, no necessita utilitzar una conducció especial en la placa de circuits de la pantalla de cristall líquid i el final de la pantalla del panell de cristall líquid, sinó que es transmet directament a través del xip de control principal. a les persones a través de la sortida de la interfície de cable del panell LCD. Atès que la interfície TTL té una tensió de senyal elevada, moltes connexions i cables de transmissió prolongada, la capacitat anti-interferència del circuit és deficient, i és fàcil generar interferències electromagnètiques (EMI). En aplicacions pràctiques, el circuit d'interfície TTL s'utilitza per conduir un panell LCD de mida reduïda (15in) o de baixa resolució. El rellotge màxim de píxels TTL és només de 28MHz.

TTL és l'únic senyal que pot ser reconegut per TFT-LCD en el moment del senyal. El xip de processament digital primerenc és TTL, és a dir, RGB es fa directament a TFT-LCD.

2, tipus de senyal de la interfície TTL

La interfície de sortida TTL del tauler de control normalment conté tres tipus de senyals, com ara senyal de dades RGB, senyal de rellotge i senyal de control. Com es mostra a la imatge següent:

图片8.png

(1) senyal de dades RGB

A, canal únic TTL

图片9.png

Interfície de sortida TTL de 6 bits de canal únic

Per a la interfície de sortida TTL de canal únic de 6 bits, un total de 18 línies de dades RGB, respectivament, R0 ~ R5 dades de color primari vermell 6, G0 ~ G5 dades de color primari verd 6, dades de color blau B0 ~ B5 6, un total de 3 * 6 = 18. Com que les dades RGB de color primari són de 18 bits, també s'anomena interfície de 18 bits o 18 bits.

Interfície de sortida TTL de 8 bits de canal únic

Per a TTI de 8 bits de ruta única, interfície de sortida, un total de 24 línies de dades RGB, respectivament, R0 ~ R7, dades primàries de color vermell 8, B0 ~ B7 dades de color primari verds 8, dades de color blau BO 7, un total de 3 * 8 = 24. Com que les dades RGB de color primari són de 24 bits, també s'anomena interfície de 24 bits o 24 bits.

B, canal dual TTL

El canal dual, és a dir, dos grups de dades RGB, dividits en un canal imparell, fins i tot canal, un rellotge i alguns també es divideixen en OCLK / ECLK, i alguns d'ells públics, dibuixem al mapa de dos, de la manera següent:

图片10.png

Interfície de sortida TTL de doble canal de 6 bits

La interfície de sortida TTL dual de 6 bits, un total de 36 línies de dades RGB, les dades RGB són la línia frontal 18, fins i tot la línia de dades RGB 18, 3 * 6 * 2 = 36. Atès que les dades de ROB de color primari són de 36 bits, també s'anomena interfície de 36 bits o 36 bits.

Interfície de sortida de canal dual de 8 bits TTL

La interfície de sortida TTL dual de 8 bits, un total de 48 línies de dades RGB, les dades RGB són la línia frontal de la línia 24, fins i tot la línia de dades RGB 24, 3 * 8 * 2 = 48. Atès que les dades RGB de color primari són 48 bits, també s'anomena interfície de 48 bits o 48 bits.

(2) senyal de rellotge

Es refereix al senyal de rellotge de píxel, és la transmissió de senyals de dades i dades per llegir el punt de referència. En l'ús de la transmissió de dades RGB estranya / Idol de dues vies, la interfície de sortida diferent utilitzant el mètode de rellotge de píxels és diferent. Alguna interfície de sortida principal imparell / Idol de dues vies que comparteix una interfície de sortida de senyal de rellotge de píxels, alguns imparells / dos, respectivament, establir un rellotge imparell de dades de píxels i fins i tot dos senyals de rellotge de píxels, per tal de satisfer les necessitats de diferents panells de cristall líquid.

(3) senyal de control

El senyal de control inclou el senyal d'activació de dades (o el senyal estroboscòpic de dades de visualització vàlida) DE, senyal de sincronització de línia HS i senyal de sincronització de camp VS.

Dos, LVDS

1, Visió general de la interfície LVDS

LVDS, és a dir, senyalització diferencial de baixa tensió, és una interfície de tecnologia diferencial de senyal de baixa tensió. Es desenvolupa un mètode de transmissió de senyals de vídeo digital per superar els desavantatges del gran consum d'energia i la gran interferència electromagnètica d'EMI quan es transmet dades de velocitat de banda ampla de banda ampla en mode de nivell TTL. La interfície de sortida LVDS utilitza un swing de molt baixa tensió (uns 350mV) per transmetre dades a través de dues línies de PCB o un parell de cables equilibrats a través de dades diferencials, és a dir, senyalització diferencial de baixa tensió. Amb la interfície de sortida LVDS, el senyal es pot transmetre en una línia PCB diferent o en un cable equilibrat a una velocitat de centenars de Mbit / S. S'adopten un voltatge de baixa tensió i baixa, de manera que es realitzen baixos sorolls i baix consum.

2, composició del circuit d'interfície LVDS

En el dispositiu de visualització de cristall líquid, el circuit de la interfície LVDS està format per dues parts, el circuit de la interfície d'entrada LVDS i el costat del panell LCD (receptor LVDS). El transmissor LVDS converteix el senyal TTL en senyal LVDS i, a continuació, condueix a través del cable flexible entre la placa i el panell de cristall líquid (cable) transmet un senyal al costat del panell LCD del receptor LVDS LVDS de descàrrega IC, receptor LVDS i sèrie la senyal es pot convertir en senyal paral·lel a nivell de TTL enviat a la pantalla LCD, control de temporització i rang de ranures de conducció. És a dir, TFT només reconeix els senyals TTL (RGB). Aquesta part del programa que fem a Samsung té més, perquè el xip de Samsung no té cap sortida LVDS, de manera que quan utilitzem la interfície LVDS TFT-LCD per afegir un xip de conversió (RGB-LVDS), la part posterior del focus.

图片11.png

3, tipus de senyal de la interfície LVDS

Els senyals LVDS consisteixen en diferenciació de dades i senyals diferencials de rellotge. Com es mostra a la imatge següent:

图片12.png

(1) LVDS de canal únic

图片13.png

Dades de 6 bits de canal únic (si és de 6 bits Y3M / P, aquesta línia vermella no és)

Hi ha 4 grups de línies diferencials, 3 grups de línies de senyal, un conjunt de línies de rellotge. Y0M, Y0P, Y1M, Y1P, Y2M, Y2P, CLKOUT_M, CLKOUT_P.

Dades de 8 bits de canal únic

Hi ha 5 grups de línies diferencials, 4 grups de línies de senyal, un conjunt de línies de rellotge. Són Y0M, Y0P, Y1M, Y1P, Y2M, Y2P, CLKOUT_M, CLKOUT_P.

(2) doble canal

图片14.png

LVDS en la transmissió de dades d'alta resolució, la capacitat anti-interferència és relativament forta, però per sobre de la resolució 1920X1080, la carretera única està desbordada, de manera que hi ha una interfície de dues vies. El propòsit és simple, accelerar, millorar la capacitat d'interferència.

Dades de 6 bits del canal dual

Només dues vegades d'un sol canal, el rellotge també és de dues vies, part vermella: Y3M, Y3P, Y3M1, Y3M1, aquests dos grups de senyals no estan connectats.

Dades de 8 bits del canal dual

Similar als anteriors.

Tres, EDP

Aquesta interfície és relativament desconeguda, em poso en contacte amb una pantalla d'iPad 3, per a pantalles d'alta definició, com ara 2048 * 1536, goole N10 resolució 2536 * també utilitzant aquesta interfície.

图片15.png

Quatre interfície MIPI

Que la nostra empresa tingui productes, però altres plataformes, no la nostra depuració, mai no vaig tocar. Només un minut. Sembla que aquesta interfície és molt similar: LVDS, EDP, HDMI, MIPI, tots ells són informació diferencial i rellotge diferencial.

图片16.png

Cinc, TTL (RGB) a LVDS

Hem utilitzat dues fitxes en el nostre projecte: SN75LVDS83B, THC63LVD827 (sortida doble LVDS), i SN75LVDS83B.

1, SN75LVDS83B, relació màster i LCD de la interfície LVDS

Com es mostra a continuació, l'aplicació de SN75LVDS83B:

图片17.png

De fet, el senyal de xip Samsung TTL (RGB) es converteix en el receptor LCD de sortida de senyal diferencial diferencial LVDS.

图片18.png

La interfície del maquinari és la següent:

图片19.png

2, circuit de referència SN75LVDS83B

De fet, aquesta part ha de prestar atenció a la quantitat de LCD, la seva pantalla és de 16 bits, 18 bits o 24 bits, els diferents números de pantalla LCD tenen un mètode de cablejat de maquinari diferent. Com es mostra a continuació, el diagrama de cablejat del terminal AP referit per Samsung exynos4412 a la sortida de diferents dígits.

图片20.png

(1), LCD de 24 bits i 24 bits

Es va adonar que s'utilitzaven cinc grups de línies de senyal diferencial, quatre conjunts d'un conjunt de senyals de rellotge.

图片21.png

(2), LCD de 24 bits i 18 bits

Tingueu en compte que s'utilitzen quatre línies de senyal diferencial, tres conjunts de senyals, un conjunt de rellotges i Y3M i Y3P són NC. El mode de cablejat RGB del terminal AP no és el mateix, 6, 7, dues connexions a terra.

图片22.png

Si el mètode de cablejat a (1) (sortida de 24 bits), connecteu-vos a la pantalla de 18 bits. La pantalla de 18 bits El senyal de RGB (color sòlid) es mostra normal, però hi ha imatges, el canvi gradual no és normal. Fa temps que discuteix el maquinari, però el problema s'ha solucionat. Fer una pràctica tècnica és un vincle molt important, alguns malentesos de coneixement provocaran errors en el treball.

图片23.png

图片24.png

Sis, conversió RGB a EDP

Tenim una pantalla, però la resolució és massa gran, el nostre sistema és molt targeta i finalment es deté.

El diagrama de cablejat és el següent:

图片25.png

Mapa de sketch:

图片26.png


El senyal EDP és similar al LVDS, però té més d'un senyal HPD. 图片27.png