Casa > Exposició > Contingut

Disseny tècnic de matriu de portes programable

Mar 11, 2019

Les matrius de portes programables (FPGAs) programables actuals tenen grans recursos de portes lògiques i blocs de memòria RAM per implementar càlculs digitals complexos. A mesura que els dissenys FPGA empren tarifes d’E / S molt ràpids i busos de dades bidireccionals, es converteix en un repte verificar la sincronització correcta de les dades vàlides dins del temps de configuració i mantenir el temps.


La planificació del sòl permet l’assignació de recursos en FPGA per complir aquestes limitacions de temps. Les FPGA es poden utilitzar per implementar qualsevol funció lògica que un ASIC pugui realitzar. La capacitat d’actualitzar la funcionalitat després d’enviar, la reconfiguració parcial d’una porció del disseny i els baixos costos d’enginyeria no recurrents en relació amb un disseny ASIC (tot i el cost unitari generalment més elevat), ofereixen avantatges per a moltes aplicacions.


Algunes FPGA tenen funcions analògiques, a més de funcions digitals. La característica analògica més comuna és una velocitat de sortida programable en cada pin de sortida, que permet a l’enginyer establir taxes baixes en agulles poc carregades que, en cas contrari, anirien o es cobreixen inacceptablement, i establir taxes més elevades en agulles carregades en canals d’alta velocitat en cas contrari, correrà massa lentament. També són comuns els oscil·ladors de cristall de quars, els oscil·ladors de capacitat de resistència al xip i els bucles amb fases amb oscil·ladors controlats per voltatge incrustats utilitzats per a la generació i gestió de rellotges i per a la transmissió de rellotges de serialització i deserialitzador d'alta velocitat (SERDES) i recuperació de rellotges del receptor. . Els comparadors diferencials dels pins d’entrada dissenyats per estar connectats a canals de senyalització diferencial són bastant comuns. Alguns "FPGAs de senyal mixta" tenen integrats convertidors de senyals analògics (ADC) perifèrics i convertidors digitals a analògics (DAC) amb blocs de condicionament de senyal analògic que els permet operar com a sistema en xip (SoC) . Aquests dispositius difuminen la línia entre una FPGA, que transporta els digitals i els zeros en el seu teixit d'interconnexió programable intern i la matriu analògica programable (FPAA), que transporta valors analògics en el seu teixit d'interconnexió programable intern.