Casa > Exposició > Contingut

Comparacions de matrius de portes programables per camps

Mar 11, 2019

Als ASIC

Històricament, les FPGA han estat més lentes, menys eficients energèticament i, en general, han aconseguit menys funcionalitat que les seves contraparts fixes ASIC. Un estudi més antic mostra que els dissenys implementats en FPGA necessiten una mitjana de 40 vegades més àrea, dibuixen 12 vegades més potència dinàmica i funcionen a un terç de la velocitat de les implementacions ASIC corresponents.


Més recentment, les FPGAs com el Xilinx Virtex-7 o l'Altera Stratix 5 han arribat a competir amb ASIC i ASSP corresponents (solucions "part estàndard específica per a aplicacions", com ara un xip per a interfície USB independent), proporcionant un consum d'energia significativament reduït, augmentat velocitat, menor cost dels materials, implementació mínima de béns immobles i augment de possibilitats per a la re-configuració "a la marxa". Quan un disseny anterior inclogués entre 6 i 10 ASIC, ara es pot aconseguir el mateix disseny utilitzant només una FPGA.


Els avantatges de les FPGA inclouen la possibilitat de tornar a programar quan ja s’ha desplegat (és a dir, "al camp") per solucionar errors i sovint inclouen un temps més curt per comercialitzar i reduir els costos d’enginyeria no recurrents. Els venedors també poden agafar un camí central a través de prototips FPGA: desenvolupar el seu prototip de maquinari a FPGAs, però fabriquen la seva versió final com a ASIC de manera que ja no es pugui modificar després que el disseny s’hagi compromès.


Tendències


Xilinx va afirmar que diverses dinàmiques de mercat i de tecnologia estan canviant el paradigma ASIC / FPGA fins al febrer de 2009:


Els costos de desenvolupament de circuits integrats van augmentar agressivament

La complexitat ASIC ha allargat el temps de desenvolupament

Els recursos d’R + D i el nombre d’equips van disminuir

Les pèrdues d’ingressos per un lent pas al mercat van augmentar

Les restriccions financeres en una economia pobra impulsaven les tecnologies de baix cost.

Aquestes tendències fan que els FPGA siguin una millor alternativa que els ASIC per a un nombre més gran d’aplicacions de major volum que les que s’han utilitzat històricament, a les quals l’empresa atribueix el nombre creixent de disseny FPGA que s’inicia.


Algunes FPGA tenen la capacitat de re-configuració parcial que permet que una porció del dispositiu es torni a programar mentre que altres parts continuen funcionant.



Dispositius lògics programables complexos (CPLD)

Les diferències principals entre els dispositius lògics programables complexos (CPLDs) i les FPGA són arquitectòniques. Un CPLD té una estructura relativament restrictiva que consisteix en una o més matrius lògiques de suma de productes programables que alimenten un nombre relativament reduït de registres de rellotge. Com a resultat, els CPLDs són menys flexibles, però tenen l’avantatge de retards de temps més previsibles i una relació de lògica-interconnexió superior. D'altra banda, les arquitectures FPGA estan dominades per la interconnexió. Això els fa molt més flexibles (en termes de la gamma de dissenys que són pràctics per a la seva implementació), però també són molt més complexes per dissenyar o, almenys, requerir un programari d’automatització de disseny electrònic més complex (EDA).


A la pràctica, la distinció entre FPGA i CPLD és sovint de mida, ja que les FPGA solen ser molt més grans en termes de recursos que els CPLD. Normalment, només les FPGA contenen funcions incrustades més complexes, com ara sumadors, multiplicadors, memòria i serialitzadors / deserialitzadors. Una altra distinció comuna és que els CPLDs contenen memòria flash incrustada per emmagatzemar la seva configuració mentre que els FPGA solen requerir memòria no volàtil externa (però no sempre).


Quan un disseny requereix un instant instantani senzill (la lògica ja està configurada en l’arrencada), normalment es prefereixen els CPLD. Per a la majoria d’aplicacions generalment es prefereixen FPGAs. De vegades, tant els CPLD com els FPGA s’utilitzen en un disseny únic del sistema. En aquests dissenys, els CPLDs generalment realitzen funcions de lògica de cola i són responsables de "arrencar" la FPGA, així com controlar la restabliment i la seqüència d’arrencada de la placa de circuit completa. Per tant, depenent de l'aplicació, pot ser prudent utilitzar tant FPGAs com CPLDs en un sol disseny.

Consideracions de seguretat

Els FPGA tenen avantatges i desavantatges en comparació amb ASIC o microprocessadors segurs, quant a seguretat de maquinari. La flexibilitat de FPGAs fa que el canvi de maliciós durant la fabricació sigui menor. Prèviament, per a moltes FPGA, el flux de bits de disseny es va exposar mentre la FPGA el carrega des de memòria externa (normalment en cada encendre). Tots els principals proveïdors de FPGA ara ofereixen un espectre de solucions de seguretat per a dissenyadors com ara el xifratge i l'autenticació de bits. Per exemple, Altera i Xilinx ofereixen xifratge AES (fins a 256 bits) per a fluxos de bits emmagatzemats en una memòria flash externa.


Els FPGAs que emmagatzemen la seva configuració internament en memòria flash no volàtil, com els dispositius programables ProAsic 3 de Microsemi o XP2 de Lattice, no exposen el flux de bits i no necessiten xifrar. A més, la memòria flash per a una taula de cerca proporciona una protecció contra trastorns d'un esdeveniment únic per a aplicacions espacials. Els clients que desitgin una major garantia de resistència a la manipulació poden utilitzar FPGA antifús d’escriptura de proveïdors com Microsemi.


Amb les seves FPGAs i SoCs Stratix 10, Altera va introduir un Secure Device Manager i funcions físicament poc clares per proporcionar un alt nivell de protecció contra atacs físics.


El 2012, els investigadors Sergei Skorobogatov i Christopher Woods van demostrar que les FPGA poden ser vulnerables a la intenció hostil. Van descobrir que una vulnerabilitat de backdoor fonamental havia estat fabricada en silici com a part de l'Actel / Microsemi ProAsic 3 que la feia vulnerable a molts nivells, com ara reprogramar les claus d'accés i criptografia, accedir a un flux de bits sense xifrar, modificar funcions de silici de baix nivell i extreure dades de configuració.