Casa > Exposició > Contingut

Disseny de Goldmont

Mar 14, 2019

Goldmont és la microarquitectura Atom de segona generació de segona generació, de baixa potència, dissenyada per a ordinadors de sobretaula i ordinadors portàtils de nivell inicial. [4] Goldmont es basa en el procés de fabricació de 14 nm i suporta fins a quatre nuclis per als dispositius de consum. Inclou l’arquitectura gràfica Intel Gen9 introduïda amb el Skylake.


La microarquitectura Goldmont es basa en l'èxit de la microarquitectura de Silvermont i proporciona les següents millores:


Un motor d'execució fora de l'ordre amb un gasoduc superescalar de 3 amples. Concretament:

El decodificador pot descodificar 3 instruccions per cicle.

El seqüenciador de microcodi pot enviar 3 µops per cicle per assignar-los a les estacions de reserva.

La jubilació admet una taxa màxima de 3 per cicle.

Millora en la predicció de branques que desvincula el conducte de captura del decodificador d'instruccions.

Finestra d’execució més gran i amortidors més grans que permeten una execució fora de l’ordre més profunda a través de tipus d’instruccions de tipus sencer, FP / SIMD i de memòria.

Execució i desambiguació totalment fora de l'ordre de la memòria. La microarquitectura de Goldmont pot executar una càrrega i una botiga per cicle (en comparació amb una càrrega o una botiga per cicle a la microarquitectura de Silvermont). El conducte d’execució de memòria també inclou una millora de segon nivell TLB amb 512 entrades per a pàgines de 4 KB.

El clúster d'execució d'enters a la microarquitectura Goldmont proporciona tres canonades i pot executar fins a tres operacions d'ALU senceres senceres per cicle.

Les instruccions SIMD sencer i de coma flotant s'executen en un motor de 128 bits d'amplada. El rendiment i la latència de moltes instruccions han millorat, incloent PSHUFB amb un rendiment de 1 cicle (enfront de 5 cicles per a microarquitectura de Silvermont) i moltes altres instruccions SIMD amb rendiment duplicat.

El rendiment i la latència de les instruccions per accelerar el xifrat / desxifratge (AES) i la multiplicació sense portar (PCLMULQDQ) s'han millorat significativament a la microarquitectura Goldmont.

La microarquitectura Goldmont proporciona noves instruccions amb un algoritme de càlcul accelerat de maquinari, SHA1 i SHA256.

La microarquitectura Goldmont també afegeix suport per a la instrucció RDSEED per a la generació de nombres aleatoris que compleix la norma NIST SP800-90C.

La latència de les instruccions PAUSE està optimitzada per permetre una millor eficiència energètica.